Чем предстоит заниматься:

Верификацией модулей процессорных ядер и/или системного IP для ASIC.

Рассматриваем кандидатов от уровня младших до ведущих специалистов.

Рассмотрим перспективных кандидатов, опыт которых не полностью соответствует требованиям.

Требования к кандидату:

• Опыт разработки и/или верификации RTL
• Знание Verilog/SystemVerilog
• Опыт использования RTL любого симулятора
• Уверенный пользователь Linux
• Английский язык: свободная работа с документацией, переписка с партнерами и клиентами
• Опыт работы с системами контроля версий

Дополнительными преимуществами будут:

• Опыт программирования на ассемблере любого процессора
• Опыт программирования на C
• Владение скриптовыми языками (python, tcl, shell)
• Знание Makefile
• Знание микропроцессорных архитектур
• Знакомство с UVM

Условия:

• Мы чтим ТК РФ: у нас стабильный и прозрачный «белый» доход, оплачиваемый отпуск и больничный лист, медицинская страховка.
• Конкурентная заработная плата.
• Гибкий график. Мы здесь ради результата, а не процесса. Начинай свой рабочий день, когда тебе удобно. Мы ценим пунктуальность на общих встречах, так как бережно относимся к времени коллег.
• Мы работаем в гибридном режиме, нужна работа в офисе, но и удаленный формат возможен.
• Мы предоставляем современное оборудование.