- Разработка Soft IP блоков на языках описания аппаратуры Verilog и/или System Verilog

- Разработка проектных ограничений (SDC) и рекомендаций по интеграции

- Подготовка документации на разрабатываемые блоки

- Сопровождение разработки на всех этапах проекта

- Составление плана верификации совместно с верификаторами

- Участие в разработке архитектуры СнК

- Опыт разработки RTL от 3 лет

- Хорошее знание Verilog/SystemVerilog

- Знание современных SoC интерфейсов (AXI, AHB)

- Знание одной из современных архитекутр CPU, используемых при построении систем на кристалле (ARM, RISC-V, MIPS).

- Понимание правил пересечения клоковых доменов (Clock Domain Crossing)

- Понимание на базовом уровне полного маршрута разработки микросхем

- Владение скриптовыми языками (Python/TCL/Bash)

- Уверенный пользователь Linux

Дополнительными преимущетсвами будет:

- Знание различных цифровых интерфейсов (UART, SPI, CAN, PCIe, Ethernet, USB, SpaceWire)

- Опыт разработки на C/C++, Assembler

- Опыт работы с различными системами сборки (Makefile, CMake)

- Опыт работы с системами контроля версий git/svn.

- Опыт работы с системами непрерывной интеграции (gitlab-runner, Jenkins)

- Знание методологии UVM

- Опыт работы со сторонними Verification IP

- Опыт разработки VPI/DPI модулей

• Полный рабочий день, 5\2
• Испытательный срок 3 месяца
• Официальное трудоустройство, достойная белая заработная плата
• Молодой дружный коллектив